중국 CXMT의 차오칸위 총재는 최근 상하이에서 열린 제4회 집적 칩 및 칩렛 컨퍼런스 연설에서, 차세대 4F² 메모리 셀 아키텍처를 기반으로 한 서버용 DDR5 RDIMM 제품을 2026년 말 이전에 선보이겠다고 밝혔습니다. 이는 2028년에야 해당 아키텍처 기반 제품을 생산할 계획인 삼성의 로드맵보다 약 2년 앞서는 일정입니다. RDIMM은 CPU에서 오는 신호를 한 클럭 사이클 동안 보유한 뒤 메모리 칩으로 전달하는 하드웨어 버퍼 역할을 해 전기적 부하를 줄이고, 서버 운영자가 하나의 메인보드에 더 많은 대용량 램을 장착할 수 있게 해줍니다. 4F² 공정은 메모리 셀의 구성 요소인 트랜지스터 1개와 커패시터 1개를 수평이 아닌 수직으로 쌓는 차세대 구조로, 셀 면적을 최소 선폭 제곱의 4배인 정사각형으로 줄여 칩당 셀 밀도를 30~50% 높일 수 있습니다. CXMT는 2021년 4F² 관련 첫 논문을 발표하는 등 수년간 이 기술을 연구해 왔으며, 6F²에서 4F²로 전환하면 동일 선폭에서 셀 면적을 약 33% 줄일 수 있지만, 초기 구현은 새로운 15nm G5 DRAM 공정에서 4F²를 부분적으로 응용한 형태가 될 가능성이 높습니다. 또한 CXMT는 미세화 한계를 극복하기 위해 기존 실리콘 기반 절연체를 산화하프늄 등으로 대체해 누설 전류를 줄이고 전력 효율과 속도를 높이는 HKMG 기술을 1z 노드로 알려진 G4 DRAM 공정과 LPDDR5X 제품에 적용하고 있는 것으로 알려졌습니다.
CXMT는 현재 공격적으로 생산능력을 확장하고 있어, 올해 말까지 월 약 10만 장 규모의 300mm DRAM 팹 세 곳을 통해 월 30만 장의 생산능력을 확보하고, 2026년 말까지 HBM 전용으로 월 약 5만 장의 생산능력을 갖출 예정입니다. 아울러 상하이와 허페이에 신규 팹 두 곳을 건설 중이어서 생산능력이 월 60만 장까지 늘어날 전망이며, 2030년까지 생산량 기준으로 마이크론을 추월할 것으로 예상됩니다. 한편 삼성은 D0a로 공식 개명된 첫 10nm 미만 DRAM 공정인 B1b 공정에서 4F² 아키텍처를 도입할 것으로 보이며, 이 공정에서는 메모리 셀과 주변 구동 회로인 페리를 별도 웨이퍼에서 제작한 뒤 웨이퍼 간 하이브리드 본딩으로 결합해 셀을 페리 위에 적층하는 방식을 사용할 예정입니다. 다만 하이브리드 본딩은 비용이 상당히 높기 때문에, 삼성이 차세대 DRAM에 매우 높은 프리미엄 가격을 책정할 것으로 예상됩니다.