씨티의 견해
SK하이닉스는 랙 및 파드 수준에서의 데이터 이동 병목을 해소하고 AI 시스템의 지속적인 스케일링을 뒷받침하기 위한 CPO 기술 로드맵을 제시했으며, 이는 Nature Electronics에 소개되었습니다. 저희는 칩 대 칩 CPO가 충분히 비용 효율적인 수준에 도달할 경우, 대규모 메모리 풀링을 보다 실용적으로 만듦으로써 AI 인퍼런스에 의미 있는 영향을 미치고 메모리 중심 컴퓨팅을 한층 강화할 가능성이 있다고 봅니다.
1. AI 병목이 칩에서 시스템으로 확대되고 있습니다 — 하이닉스는 차세대 AI 시스템을 뒷받침하기 위한 코패키지드 옵틱스(CPO) 기술 로드맵을 2026년 8월 Nature Electronics에 게재된 논문을 통해 제시했습니다(하이닉스 뉴스룸 게시물, 2026년 8월 20일 참조). HBM은 메모리 병목을 해소하기 위한 AI 가속기 패키지 내 핵심 부품으로 부상해 왔습니다. 그러나 AI 시스템이 보다 많은 수의 GPU와 HBM으로 확장됨에 따라, 인터커넥트 대역폭이 다음 단계의 시스템 수준 병목으로 떠오르고 있습니다. 논문은 연산 처리량이 2년마다 3배씩 증가해 온 반면 같은 기간 인터커넥트 대역폭은 약 1.4배 향상되는 데 그쳤다고 언급하며, 대규모 AI에서 대역폭의 벽이 핵심 제약 요인임을 강조하고 있습니다.
2. CPO는 광학을 연산 장치에 더 가까이 가져옵니다 — 기존의 구리 인터커넥트는 짧은 거리에서는 여전히 비용 효율적이지만, 전송 속도가 높아지고 랙 및 파드 수준으로 통신 거리가 길어질수록 전력 소모와 신호 손실이 크게 증가합니다. 광 엔진을 연산 장치에 더 가깝게 집적함으로써 CPO는 더 높은 대역폭 밀도, 더 나은 에너지 효율, 그리고 전자기 간섭에 대한 내성이 강화된 우수한 신호 무결성을 구현할 수 있게 합니다.
3. 장기 로드맵: XPU와 메모리 풀의 연결 — 논문의 장기 로드맵은 고대역폭 광 연결을 통해 메모리와 프로세서를 연결하는 포토닉 인터포저를 제시합니다. 이러한 아키텍처는 다수의 AI 가속기가 대규모 메모리 풀에 접근할 수 있도록 하여, 모델과 메모리 요구가 계속 증가하는 상황에서 보다 유연한 시스템 수준의 메모리 할당을 가능하게 하고 데이터 이동 병목을 완화할 수 있을 것입니다.
4. 시사점 — 저희는 칩 대 칩 CPO가 충분히 비용 효율적인 수준에 도달할 경우 CPO 기술이 AI 인퍼런스에 상당한 영향을 미칠 것으로 예상합니다. 에이전틱 AI가 인퍼런스 메모리 수요를 지속적으로 확대함에 따라, CPO는 더 큰 메모리 풀을 보다 실용적으로 만들면서 메모리 중심 컴퓨팅 아키텍처를 강화할 수 있습니다.