기술/제품 로드맵을 투자자에게 설명하는 스폐셜 콜(26.10.21) 진행
CXMT 4F2
마이크론은 약 20년간 4F2를 검토하고 시제품도 개발해왔음. 비용과 공정 복잡도 때문에 채택하지 않았을 뿐임. DRAM 집적도를 결정하는 건 ‘커패시터 간 간격’인데, 이 간격을 줄이지 않은 4F2 셀 구조만으로 6F2보다 실제 집적도나 경제성이 우월하다고 보기 어려움. 오히려 4F2보다는 3D DRAM으로 가는 기술 방향이 더 중요함. 현 6세대 D램 공정 넘어 9~10세대에 도달해야 3D DRAM 구현할 것이라는 로드맵 제시
수직형 HBM
삼성이 제시했던 zHBM과 유사한 마이크론 vHBM의 핵심은 대역폭 확대임. 9세대 HBM5E에서는 vHBM 구조를 적용할 계획. vHBM은 입출력(I/O) 연결 수를 늘리면서 웨이퍼당 생산 가능한 다이 수가 줄어들어 범용 D램 대비 웨이퍼 소모 비율이 지금보다 훨씬 높은 편이라고 함
G11 낸드
400단이 넘는 11세대 낸드는 2027년 하반기 양산할 계획. 10세대는 스킵하고 9세대 대비 2배 높은 비트 집적도를 자랑한다고. I/O 속도도 9세대 대비 1.5배 목표. 제조 기술은 키옥시아·YMTC가 하고 있는 메모리 셀과 페리 회로를 각 웨이퍼로 생산하고 2개의 웨이퍼를 본딩하는 기술을 접목할 예정(삼성/SK도 준비 중)
차세대 D램 공정
7세대 D램 공정(1델타, 삼성/SK에서는 1d라고 부름)의 비트 집적도를 20%대 중반 이상 개선했고 2027년 하반기 양산할 예정. 이전에는 HBM4E부터 1델타를 적용한다고 했는데, 이번 발언에서는 1델타를 HBM5에 맞춰 최적화한다고 함