2026.10.13 / 메르의 블로그
──────────
➤ 1. 핵심 한 줄
① 메르는 CXMT가 10월 10일 공개한 「4F VSG(수직 포위 게이트)」 D램 구조가 연말 출시대로 나오면 삼성전자·SK하이닉스보다 약 2년 빠른 셈이라고 봤다
② 다만 CXMT가 데이터 유지시간(리텐션)·수율·속도 수치를 하나도 공개하지 않았고, 「출시」와 「양산」은 다르다고 짚었다
③ 기술 성공 여부와 별개로 「중국이 일부 영역에서는 먼저 간다」는 서사가 국내 반도체주에 심리적 부담이 될 수 있다고 봤다
──────────
➤ 2. CXMT 발표 내용
① CXMT 차오칸위 총재는 10월 10일 새 D램 구조 「4F VSG」를 공개했다
② 2026년 연말까지 이 기술을 적용한 서버용 DDR5를 내놓겠다고 밝혔다
③ CXMT는 2023년 IEEE 국제메모리워크숍(IMW)에서 8Gb 수직 트랜지스터 어레이를 실리콘으로 구현했다고 발표했고, 같은 해 IEDM에도 4F² 관련 논문을 냈다
──────────
➤ 3. 4F²가 의미하는 것
① D램 셀은 전기를 담는 커패시터와 전기를 넣고 빼는 트랜지스터로 이뤄지며, 경쟁의 본질은 같은 면적에 셀을 얼마나 많이 넣느냐다
② 셀 면적 단위 F²에서 업계 표준은 6F²이고, 4F²는 셀 하나가 차지하는 칸이 6칸에서 4칸으로 준다는 뜻이다
③ 기존에는 트랜지스터를 바닥에 눕혔지만, 4F VSG는 트랜지스터를 수직 기둥처럼 세우고 그 위에 커패시터를 올린다
④ 메르는 이론적으로 셀 면적이 3분의 1 줄어 같은 면적에 셀을 50% 더 넣을 수 있다고 설명했다
⑤ 게이트가 기둥형 채널을 사방에서 감싸 누설이 줄어든다는 것이 CXMT의 주장이다
──────────
➤ 4. EUV 규제를 비켜가는 우회로
① 기존 밀도 경쟁은 선폭(F)을 줄이는 방식이었고, 여기에는 ASML의 EUV 노광장비가 필요하다
② 중국은 미국 규제로 EUV를 살 수 없어, CXMT는 두 가지 우회로를 택한 것으로 메르는 봤다
③ 하나는 9월 발표한 G5로, DUV로 여러 번 덧그리는 다중 패터닝을 고도화한 것이다
④ 다른 하나가 이번 4F VSG로, 선폭 경쟁 자체를 비켜가는 방식이다
──────────
➤ 5. 국내 업체 현황과 확인할 점
① 삼성전자는 2026년 초 ISSCC에서 4F² 셀과 하이브리드 본딩을 결합한 16Gb 시제품을 공개했지만 상용화 일정은 2028년 이후로 잡았다
② SK하이닉스는 2026년 6월 VLSI 심포지엄에서 4F² VG D램의 전기적 특성을 논문으로 발표한 수준이다
③ CXMT 발표에는 하이브리드 본딩 적용 여부가 언급되지 않았다
④ 중국어 원문 표현은 「내놓는다(推出)」로, 메르는 제품 공개와 높은 수율의 대량 생산은 다른 단계라고 지적했다
⑤ 업계는 연내 제품에 4F VSG가 부분 적용됐을 가능성이 높다고 본다
⑥ 수직 트랜지스터는 내부에 전하가 쌓이는 「플로팅 바디 효과」로 누설이 생기기 쉽고, 누설이 심하면 리프레시가 잦아져 서버에서는 치명적일 수 있다고 메르는 설명했다
──────────
➤ 6. 한 줄 요약
메르는 CXMT의 4F VSG가 연말 출시되면 삼성전자·SK하이닉스보다 2년 앞서는 셈이지만, 수율·리텐션 수치가 공개되지 않았고 시장도 아직 성공 가능성을 낮게 보는 만큼, 당장은 기술보다 「중국이 먼저 간다」는 심리적 서사가 부담이라고 봤다(딥다이브)
https://blog.naver.com/ranto28/224439695894
https://t.me/aicorporateanalysisdeepdive