2026.09.30 | 뉴스1
➤ 핵심
삼성전자와 SK하이닉스가 오는 12월 국제전자소자학회(IEDM)에서 공개할 2나노 반도체 기술 성과가 미리 드러났다. 삼성은 2나노 공정에서 회로 면적을 최대 14% 줄인 성과를, SK하이닉스는 저장 셀과 주변 회로를 다른 웨이퍼에서 만들어 붙이는 본딩 기술을 앞세웠다. 미세공정 한계 속에서 설계·구조 혁신으로 성능을 끌어올리려는 양사의 기술 경쟁이 본격화하는 국면이다.
➤ 주요 내용
• 삼성전자, 2나노 공정·회로 설계 최적화로 회로 면적 최대 14% 축소 성과 공개
• 삼성, 동적 전력 8%·누설 전력 최대 11% 감소, 최대 동작 주파수 6% 증가 언급
• 해당 기술은 엑시노스 2600에 적용된 게이트올어라운드(GAA) 공정 플랫폼 기반
• GPU·NPU·CPU 등 다양한 칩 설계에 적용 가능하다고 설명
• SK하이닉스, 저장 셀과 주변 회로를 별도 웨이퍼에서 제작 후 결합하는 웨이퍼 본딩 기술 소개
• SK하이닉스, 소자부터 패키지·시스템까지 통합 최적화하는 'AI 메모리 플랫폼' 개발 방향 제시
• HBM에서 배선과 전력 효율을 핵심 설계 요소로 강조
• 두 기술 성과는 12월 미국 샌프란시스코에서 열리는 IEDM에서 발표 예정
➤ 시장 포인트
미세화만으로는 비용 효율이 떨어지는 국면에서, 양사는 공정 미세화와 함께 설계·패키징·구조 혁신으로 성능을 확보하는 방향으로 전환하고 있다. 삼성의 면적·전력 개선은 파운드리 2나노 경쟁력과 엑시노스 자체 칩 전략에, SK하이닉스의 웨이퍼 본딩·AI 메모리 플랫폼은 HBM 차세대 로드맵에 각각 직결된다. 다만 이번 내용은 학회 발표 예정 성과로, 실제 양산 수율·원가 경쟁력으로 이어질지는 아직 확인되지 않았다. 향후 핵심 변수는 2나노 양산 시점과 고객사 확보, 그리고 차세대 HBM에서의 구조 혁신 상용화 속도다.
➤ 관련 산업
파운드리 · HBM·메모리 · 첨단 패키징
➤ 관련 기업
삼성전자 · SK하이닉스
🔗 원문
https://n.news.naver.com/mnews/article/421/0009199311